PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-040751

(43) Date of publication of application: 08.02.2000

(51) Int. CI.

H01L 21/8238 H01L 27/092 H01L 27/04 H01L 21/822

(21) Application number : 11-184869

(71) Applicant: HYUNDAI ELECTRONICS IND CO

LTD

(22) Date of filing:

30. 06. 1999

(72) Inventor: LEE CHANG HYUK

JEONG JAE GOAN

(30) Priority

Priority

98 9825951

Priority

30, 06, 1998

Priority

KR

number :

date:


country:

(54) SEMICONDUCTOR DEVICE PROVIDED WITH ELECTROSTATIC PROTECTIVE CIRCUIT ELEMENT (57) Abstract:

PROBLEM TO BE SOLVED: To reduce the resistance between two wells and to improve the characteristic of an electrostatic protective circuit, by a method wherein an N-well guard ring is formed on the circumference of an NMOS, and the N-well guard ring and the N-well of a

PMOS are strapped.

SOLUTION: An N-well guard ring 6 is formed on the circumference of a pull-down driver NMOS transistor A, the N-well guard ring 6 and the N-well 3 of the N-well guard ring 6 and the Nwell 3 of a pull-up driver PMOS transistor B are strapped and are trapped by a metal 5. The N-well guard ring 6 on the circumference of the pull-down driver NMOS transistor A forms an n+ diffused layer, and an RMOS transistor is used as a pull-down driver NMOS transistor in the case of a triple well structure. Consequently, as a PNPN path is formed on the side of the



PMOS transistor with Vss in the positive mode, with a diode existing between Vcc and Vss can be replaced, the layout area can be reduced, and element characteristics and reliability can be improved.

LEGAL STATUS

[Date of request for examination]

18. 10. 2002

[Date of sending the examiner's decision of rejection]

C * **X**1

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-40751 (P2000-40751A)

(43)公開日 平成12年2月8日(2000.2.8)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H01L	21/8238		H01L	27/08	321H	
	27/092			27/04	н	
	27/04			27/08	3 2 1 B	
	21/822					


		審査請求	未請求 請求項の数47 OL (全 15 頁)
(21)出願番号	特顧平 11-184869	(71) 出願人	591024111 現代電子産業株式会社
(22)出願日	平成11年6月30日(1999.6.30)		大韓民国京 敬道利 川市夫鉢邑牙美里山136 -1
(31)優先権主張番号	98-2.5951	(72)発明者	李昶赫
(32)優先日	平成10年6月30日(1998.6.30)		大韓民国 京畿道 利川市 夫鉢邑 牙美
(33)優先権主張国	韓国(KR)		里 山148-1 現代アパートメント108棟
			508号
		(72)発明者	鄭 在 寬
			大韓民国 京畿道 利川市 夫鉢邑 牙美
			里 山148-1 現代アパートメント103棟
			405号
		(74)代理人	100066784
			弁理士 中川 周吉 (外1名)

(54) 【発明の名称】 静電保護回路索子を備える半導体装置

(57)【要約】

【課題】 ESD保護回路の特性を向上させるESD保 護回路を備える半導体装置を提供する。

【解決手段】 本発明によるESD保護回路を備える半導体装置は、PMOSとNMOSをデータ出力ドライバのESD保護回路として用いる半導体装置において、前記NMOSの周囲にnウェルガードリングを形成し、前記nウェルガードリングと前記PMOSのnウェルをストラップすることを特徴とする。



【特許請求の範囲】

【請求項1】 PMOSトランジスタとNMOSトランジスタが静電保護回路として用いられるデータ出力ドライバを有する静電保護回路を備える半導体装置において

前記NMOSトランジスタの周囲に nウェルガードリングが備えられ、前記 nウェルガードリングと前記PMO Sトランジスタの nウェルがストラップされる静電保護 回路を備える半導体装置。

【請求項2】 前記nウェルガードリングはn⁺拡散層 で形成されることを特徴とする請求項1記載の静電保護 回路を備える半導体装置。

【請求項3】 前記PMOSトランジスタの周囲にp⁺ ガードリングが形成され、前記p⁺ ガードリングと前記 NMOSトランジスタのp⁺ ピックアップがストラップ されることを特徴とする請求項1記載の静電保護回路を備える半導体装置。

【請求項4】 前記NMOSフィールドトランジスタは トリプルウェル構造の場合にRMOSフィールドトラン ジスタで形成されることを特徴とする請求項1記載の静 電保護回路を備える半導体装置。

【請求項5】 前記 n ウェルガードリングと前記 P M O Sトランジスタの n ウェルはメタルでストラップされることを特徴とする請求項1記載の静電保護回路を備える半導体装置。

【請求項6】 前記メタルは多結晶シリコン及びポリサイドとして用いられるか、或いは前記多結晶シリコン及びポリサイドをバッファとして使用した後でメタルとして用いられることを特徴とする請求項5記載の静電保護回路を備える半導体装置。

【請求項7】 PMOSフィールドトランジスタとNM OSフィールドトランジスタが入力静電保護回路として 用いられる静電保護回路を備える半導体装置において、 前記NMOSフィールドトランジスタの周囲に n ウェルガードリングが形成され、前記 n ウェルガードリングと 前記 PMOSフィールドトランジスタの n ウェルがストラップされることを特徴とする ESD 素子を備える半導体装置。

【請求項8】 前記入力静電保護回路を使用する半導体装置において接地線のゲートダイオードトランジスタと、電源線のゲートダイオードトランジスタと、入力パッドの抵抗との郡の中から一つ或いはそれらの組合で構成されることを特徴とする請求項7記載の静電保護回路を備える半導体装置。

【請求項9】 前記NMOSフィールドトランジスタは トリプルウェル構造の場合にRMOSフィールドトラン ジスタで形成されることを特徴とする請求項7記載の静 電保護回路を備える半導体装置。

【請求項10】 前記nウェルガードリングはn⁺拡散 層で形成されることを特徴とする請求項7記載の静電保 護回路を備える半導体装置。

【請求項11】 前記 nウェルガードリングと前記 PM OSトランジスタのnウェルはメタルストラップされることを特徴とする請求項7記載の静電保護回路を備える 半導体装置。

【請求項12】 前記メタルは多結晶シリコン及びポリサイドとして用いられるか、或いは前記多結晶シリコン及びポリサイドをバッファとして使用した後でメタルとして用いられることを特徴とする請求項11記載の静電保護回路を備える半導体装置。

【請求項13】 PMOSフィールドトランジスタとNMOSフィールドトランジスタを入力静電保護回路として用いる半導体装置において、

前記PMOSフィールドトランジスタの周囲にp・ガードリングを形成して前記p・ガードリングと前記NMO Sフィールドトランジスタのp・ピックアップをストラップすることを特徴とする静電保護回路を備える半導体装置。

【請求項14】 前記入力静電保護回路を使用する半導体装置において接地線のゲートダイオードトランジスタと、電源線のゲートダイオードトランジスタと、入力パッドの抵抗との群れの中から一つ或いはそれらの組合で構成されることを特徴とする請求項13記載の静電保護回路を備える半導体装置。

【請求項15】 p型半導体基板に形成されたpウェル及びnウェルと、

前記pウェルに第1のゲート電極、第1のソース、第1 のドレーン及びp⁺ピックアップを形成してなるNMO Sトランジスタと、

前記nウェルに第2のゲート電極、第2のソース、第2のドレーン及びn⁺ピックアップを形成してなるPMO Sトランジスタと、

前記pウェルの周辺に沿って形成されたnウェルガードリングと、

前記第1のドレーン及び前記第2のソースに連結された 入出力パッドと、

前記第1のソース及び前記p⁺ピックアップに連結された接地電圧と、

前記接地電圧がポジティブのモードで、前記PMOSトランジスタ側にPNPNパスが形成されるように前記nウェルガードリングと前記n・ピックアップをメタルストラップし、ストラップされた前記nウェルガードリングと前記n・ピックアップとともに前記第2のドレーンに連結された電源電圧とを含んで構成されたことを特徴とする静電保護回路を備える半導体装置。

【請求項16】 前記NMOSトランジスタはプルダウンNMOSトランジスタであり、前記PMOSトランジスタであり、前記PMOSトランジスタはプルアップPMOSトランジスタであることを特徴とする請求項15記載の静電保護回路を備える半導体装置。

【請求項17】 前記NMOSトランジスタはNMOSフィールドトランジスタであり、前記PMOSトランジスタはPMOSフィールドトランジスタであることを特徴とする請求項15記載の静電保護回路を備える半導体装置。

【請求項18】 前記nウェルガードリングはメタルストラッピングをするためのn*拡散層が形成されることを特徴とする請求項15記載の静電保護回路を備える半導体装置。

【請求項19】 前記nウェルガードリングは前記nウェル形成工程時に形成することを特徴とする請求項15記載の静電保護回路を備える半導体装置。

【請求項20】 前記nウェルガードリングは前記nウェル形成工程と別途の工程でn*型不純物を注入して形成することを特徴とする請求項15記載の静電保護回路を備える半導体装置。

【請求項21】 前記 n ウェルガードリングは前記 p ウェルと前記 n ウェルが連結されるように形成されたことを特徴とする請求項15記載の靜電保護回路を備える半導体装置。

【請求項22】 前記nウェルガードリングは前記nウェルと分離されるように形成されたことを特徴とする請求項15記載の静電保護回路を備える半導体装置。

【請求項23】 p型半導体基板に形成されたアウェル、第1のnウェル及び第2のnウェルと、

前記第1のウェルに形成される前記ェウェルに第1のゲート電極、第1のソース、第1のドレーン及びp*ピックアップを形成してなるNMOSトランジスタと、

前記第2のnウェルに第2のゲート電極、第2のソース、第2のドレーン及びn+ピックアップを形成してなるPMOSトランジスタと、

前記rウェルの周辺に沿って形成されたnウェルガードリングと、

前記第1のドレーン及び前記第2のソースに連結された 入出力パッドと、

前記第1のソース及び前記p⁺ピックアップに連結された接地電圧と、

前記接地電圧がポジティブのモードで、前記PMOSトランジスタ側にPNPNパスが形成されるように前記 nウェルガードリングと前記 n・ピックアップをメタルストラップし、ストラップされた前記 nウェルガードリングと前記 n・ピックアップとともに前記第2のドレーンに連結された電源電圧とを含んで構成されることを特徴とする静電保護回路を備える半導体装置。

【請求項24】 前記NMOSトランジスタはプルダウンNMOSトランジスタであり、前記PMOSトランジスタであり、可記PMOSトランジスタであうことを特徴とする請求項23記載の静電保護回路を備える半導体装置。

【請求項25】 前記NMOSトランジスタはNMOS

フィールドトランジスタであり、前記PMOSトランジスタはPMOSフィールドトランジスタであることを特徴とする請求項23記載の静電保護回路を備える半導体装置。

【請求項26】 前記 n ウェルガードリングはメタルストラッピングをするための n・拡散層が形成されることを特徴とする請求項23記載の静電保護回路を備える半導体装置。

【請求項27】 前記 n ウェルガードリング及び第1の n ウェルは前記第2の n ウェル形成工程時に形成することを特徴とする請求項23記載の静電保護回路を備える 半導体装置。

【請求項28】 前記 n ウェルガードリングは前記第2 の n ウェル形成工程と別途の工程で n * 型不純物を注入して形成することを特徴とする請求項23記載の静電保護回路を備える半導体装置。

【請求項29】 前記 nウェルガードリングは前記第1 の n ウェル/前記 r ウェルと前記第2 の n ウェルが連結 されるように形成されたことを特徴とする請求項23記 載の静電保護回路を備える半導体装置。

【請求項30】 前記 n ウェルガードリングは前記第2 の n ウェルと分離されるように形成されたことを特徴とする請求項23記載の静電保護回路を備える半導体装置。

【請求項31】 p型半導体基板に形成されたpウェル及びnウェルと、

前記pウェルに第1のゲート電極、第1のソース、第1 のドレーン及びp⁺ピックアップを形成してなるNMO Sトランジスタと、

前記 nウェルに第2のゲート電極、第2のソース、第2のドレーン及び n⁺ピックアップを形成してなる PMO Sトランジスタと、

前記nウェルの周辺に沿って形成されたp*ガードリングと、

前記第1のドレーン及び前記第2のソースに連結された 入出力パッドと、

前記第2のドレーン及び前記 n+ピックアップに連結された電源電圧と、

接地電圧がポジティブのモードで、前記PMOSトランジスタ側にPNPNパスが形成されるように前記p[†]ガードリングと前記p[†]ピックアップをメタルストラップし、ストラップされた前記p[†]ガードリングと前記p[†]ピックアップとともに前記第1のソースに連結された接地電圧とを含んでなることを特徴とする静電保護回路を備える半導体装置。

【請求項32】 前記NMOSトランジスタはプルダウンNMOSトランジスタであり、前記PMOSトランジスタはプルアップPMOSトランジスタであることを特徴とする請求項31記載の静電保護回路を備える半導体装置。

【請求項33】 前記NMOSトランジスタはNMOSフィールドトランジスタであり、前記PMOSトランジスタはPMOSフィールドトランジスタであることを特徴とする請求項31記載の静電保護回路を備える半導体装置。

【請求項34】 前記 p^+ ガードリングは前記 p^+ ェル と前記nウェルが連結されるように形成されたことを特徴とする請求項31記載の静電保護回路を備える半導体装置。

【請求項35】 前記p⁺ガードリングは前記pウェル と分離されるように形成されたことを特徴とする請求項 31記載の静電保護回路を備える半導体装置。

【請求項36】 p型半導体基板に形成されたrウェル、第1のnウェル及び第2のnウェルと、

前記第1のnウェルに形成される前記rウェルに第1のゲート電極、第1のソース、第1のドレーン及びp*ピックアップを形成してなるN MOSトランジスタと、前記第2のnウェルに第2のゲート電極、第2のソース、第2のドレーン及びn*ピックアップを形成してなるP MOSトランジスタと、

前記第2のnウェルの周辺に沿って形成されたp・ガードリングと、

前記第1のドレーン及び前記第2のソースに連結された 入出力パッドと、

前記第2のドレーン及び前記 n+ピックアップに連結された電源電圧と、

接地電圧がポジティブのモードで、前記PMOSトランジスタ側にPNPNパスが形成されるように前記ptガードリングと前記ptピックアップをメタルストラップし、ストラップされた前記ptガードリングと前記ptピックアップとともに前記第1のソースに連結された接地電圧とを含んで構成されたことを特徴とする静電保護回路を備える半導体装置。

【請求項37】 前記NMOSトランジスタはプルダウンNMOSトランジスタであり、前記PMOSトランジスタであり、前記PMOSトランジスタはプルアップPMOSトランジスタであることを特徴とする請求項36記載の静電保護回路を備える半導体装置。

【請求項38】 前記NMOSトランジスタはNMOSフィールドトランジスタであり、前記PMOSトランジスタはPMOSフィールドトランジスタであることを特徴とする請求項36記載の静電保護回路を備える半導体装置。

【請求項39】 前記p[†]ガードリングは前記第1のn ウェル/前記rウェルと前記第2のnウェルが連結され、前記p型基板と連結されるように形成されたことを 特徴とする請求項36記載の静電保護回路を備える半導 体装置。

【請求項40】 前記 p^{\dagger} ガードリングは前記第1のnウェル及び前記rウェルと分離され、前記p型基板と連

結されるように形成されたことを特徴とする請求項36 記載の静電保護回路を備える半導体装置。

【請求項41】 前記p・ガードリングは前記rウェルと前記第2のnウェルが連結され、前記第1のnウェルにより前記p型基板と分離されるように形成されたことを特徴とする請求項36記載の静電保護回路を備える半導体装置。

【請求項42】 前記p・ガードリングは前記rウェルと分離され、前記第1のnウェルによって前記p型基板と分離されるように形成されたことを特徴とする請求項36記載の静電保護回路を備える半導体装置。

【請求項43】 p型半導体基板に形成されたrウェル、第1のnウェル及び第2のnウェルと、

前記第1のnウェルに形成される前記rウェルに第1の ゲート電極、第1のソース、第1のドレーン及びp*ピックアップを形成してなるNMOSトランジスタと、 前記第2のnウェルに第2のゲート電極、第2のソース、第2のドレーン及びn*ピックアップを形成してなるPMOSトランジスタと、

前記第2のnウェルの周辺に沿って形成され、前記第1 のnウェルによって前記p型基板と分離されたp*ガードリングと、

前記第1のドレーン及び前記第2のソースに連結された 入出力パッドと、

前記第1のソースに連結された接地電圧と、

前記接地電圧がポジティブのモードで、前記PMOSトランジスタ側にPNPNパスが形成されるように前記ptガードリングと前記ptピックアップをメタルストラップし、ストラップされた前記ptガードリグと前記ptピックアップとともに第2のドレーン及び前記ntピックアップに連結された電源電圧とを含んで構成されたことを特徴とする静電保護回路を備える半導体装置。

【請求項44】 前記NMOSトランジスタはプルダウンNMOSトランジスタであり、前記PMOSトランジスタはプルアップPMOSトランジスタであることを特徴とする請求項43記載の静電保護回路を備える半導体装置。

【請求項45】 前記NMOSトランジスタはNMOSフィールドトランジスタであり、前記PMOSトランジスタはPMOSフィールドトランジスタであることを特徴とする請求項43記載の静電保護回路を備える半導体装置

【請求項46】 前記 p^+ ガードリングは前記rウェル と前記第2のnウェルが連結されるように形成されたことを特徴とする請求項43記載の静電保護回路を備える 半導体装置。

【請求項47】 前記p⁺ガードリングは前記rウェル と分離されるように形成されたことを特徴とする請求項 43記載の静電保護回路を備える半導体装置。

【発明の詳細な説明】

[0001]

(発明の属する技術分野)本発明は静電保護回路(ESD protection circuit)を備える半導体装置に関し、特に nウェルガードリングまたは n⁺ガードリングをデータ 入力バッファのNMOSフィールドトランジスタの周囲に設 データ出力バッファのNMOSトランジスタの周囲に設け、nウェルガードリングまたは n⁺ガードリングをPMOSフィールドトランジスタのnウェルと PMOSトランジスタのnウェルにストラップ(strapping)させることにより、NMOSトランジスタと PMOSトランジスタのそれぞれのウェル間の抵抗を減少させて ESD保護回路特性及びラッチアップ特性を向上させ、半導体素子の特性及び信頼性を向上させる技術に関する。

[0002]

【従来の技術】一般に、半導体素子が静電気放電に露出されると、内部回路が損傷を受けて素子が誤動作するか、或いは信頼性に問題が生ずる。このような内部回路の損傷は静電気放電の時、入力端子を介して注入された電荷が内部回路(internal circuit)を経て最終的に他の端子へ抜け出しながら生じさせるジュール(joule)熱により、ジャクションスパイキング(junction spiking)、酸化膜亀裂(rupture)現象などを起すからである。

【0003】したがって、静電気放電時に注入された電荷が内部回路を介して抜け出す前、直ちに電源供給端子へ電荷を放電させることのできる静電保護回路を挿入すれば、静電気放電による半導体素子の損傷を防止することができる。

【0004】図1に示すように、入力ピンのESD保護回路としてNMOSとPMOSの2つのフィールドトランジスタを用いる場合と、図2のデータ出力ピンにおいて、データ出力ドライバとしてNMOSとPMOSを用いる場合があるが、2つの場合とも電源電圧Vccと接地電圧Vssとの間にゲートダイオードを形成し、Vssがポジティブモードの時、メインバイポーラトランジスタとして動作するNMOSの電流を分散させることにより、PMOSのp*拡散層からnウェルを介してVccとVssとの間のバイポーラへ流れるパスであるPNPNパスを通して流れるようにしてESD保護回路の耐性を強化する方法が用いられている。

【0005】しかし、上述した従来の技術によるESD保護回路を備える半導体装置は、Vccパワーラインの抵抗のために前記PNPNパスを通して充分電流が流れず、前記VccとVssとの間のゲートダイオードのために別途のレイアウト面積が追加されるという問題点があった。

[0006]

【発明が解決しようとする課題】本発明はかかる従来の技術の問題点を解決するためのもので、その目的はラッチアップ防止用として用いられるnウェルガードリングまたはn*ガードリングをデータ入力バッファのNMO

Sフィールドトランジスタまたはデータ出力バッファの NMOSトランジスタの周囲に隣接して形成し、前記データ入力バッファの場合にはPMOSフィールドトランジスタ、データ出力バッファの場合にはPMOSトランジスタのnウェルに連結されるようにレイアウトした後、前記連結された2つのウェルにメタルを用いてストラップし、2つのウェル間の抵抗を減少させてESD保護回路の特性を向上させるESD保護回路を備える半導体装置を提供することにある。

[0007]

【課題を解決するための手段】上記の目的を達成するために、本発明によるESD保護回路を備える半導体装置は、PMOSとNMOSをデータ出力ドライバのESD保護回路として用いる半導体装置において、前記NMOSの周囲に n ウェルガードリングを形成し、前記 n ウェルガードリングと前記 P M O S の n ウェルをストラップすることを特徴とする。

【0008】また、上記の目的を達成するために、本発明によるESD保護回路を備える半導体装置は、PMOSフィールドトランジスタとNMOSフィールドトランジスタを入力ESD保護回路として用いる半導体装置において、前記NMOSフィールドトランジスタの周囲に nウェルガードリングを形成し、前記 nウェルガードリングと前記PMOSフィールドトランジスタの nウェルをストラップすることを特徴とする。

【0009】また、上記の目的を達成するために、本発明によるESD保護回路を備える半導体装置は、PMOSフィールドトランジスタとNMOSフィールドトランジスタを入力ESD保護回路として用いる半導体装置において、前記PMOSフィールドトランジスタの周囲にp・ガードリングを形成し、前記p・ガードリングと前記NMOSフィールドトランジスタのp・ピックアップをストラップすることを特徴とする。

[0010]

【発明の実施の形態】以下、本発明を添付図面を参照して詳細に説明する。図3はデータ出力バッファのプルアップドライバとしてPMOSトランジスタを使用し、プルダウンドライバとしてNMOSトランジスタを使用する本発明の第1実施例によるESD保護回路図である。第1実施例による前記ESD保護回路は、図6に示すように、プルダウンドライバNMOSトランジスタAの周囲にnウェルガードリング6を形成し、nウェルガードリング6とプルアップドライバPMOSトランジスタBのnウェル3とを括って、図7に示すようにメタル5でストラップする。未説明符号1はゲート電極、2は素子分離領域、4はメタルコンタクトである。

【0011】上述において、プルダウンドライバNMO SトランジスタAの周囲のnウェルガードリング6はn *拡散層で形成し、トリプルウェル構造の場合にはプル ダウンドライバNMOSトランジスタとしてRMOSト ランジスタを使用することができる。そして、前記メタルストラッピングは多結晶シリコンまたはポリサイド(polycide)をバッファとして形成した上で実施するか、或いは前記メタルストラッピングを前記多結晶シリコンまたはポリサイドで実施することができる。

【〇〇12】図4はデータ出力バッファのプルアップドライバとしてPMOSトランジスタを使用し、プルダウンドライバとしてNMOSトランジスタを使用する本発明の第2実施例によるESD保護回路図であり、プルアップドライバPMOSトランジスタの周囲にp*ガードリングを形成し、p*ガードリングとプルダウンNMOSトランジスタのp*ピックアップとを括ってメタルストラップする。

【〇〇13】ここで、p⁺ガードリングとプルダウンN MOSトランジスタのp⁺ピックアップを直接括らず に、メタルのみで連結してもよい。そして、前記メタル ストラッピングは多結晶シリコンまたはポリサイドをバ ッファとして使用した後で実施するか、或いは多結晶シ リコンまたはポリサイドを使用して実施することができ る。

【0014】図8a乃至図8hは本発明の第3実施例によるそれぞれのESD保護回路図である。図8aはPMOSフィールドトランジスタとNMOSフィールドトランジスタから構成され、入力パッドから抵抗を介してVss線にゲートダイオードトランジスタを接続する入力ESD保護回路図であり、図5に示すように、NMOSフィールドトランジスタAの周囲にnウェルガードリング6をPMOSフィールドトランジスタBのnウェル3と括って、図7に示すようにメタル5でストラップする。未説明符号1はゲート電極、2は素子分離領域、4はメタルコンタクトである。

【0015】ここで、NMOSフィールドトランジスタの周囲のnウェルガードリング6をn⁺拡散層で形成し、トリプルウェル構造の場合にはNMOSフィールドトランジスタAとしてRMOSフィールドトランジスタを使用することができる。そして、前記前記メタルストラッピングは多結晶シリコンまたはポリサイドをバッファとして形成した上で実施するか、或は前記メタルストラッピングを前記多結晶シリコンまたはポリサイドを用いて実施することができる。

【0016】図8bは図8aの入力ESD保護回路においてVss線に接続されているゲートダイオードトランジスタを取り除いた場合であり、図8cはVcc線に接続されたゲートタイオートランジスタを取り除いた場合である。図8dは図8aの入力ESD保護回路であり、Vss線のゲートダイオードトランジスタを取り除いた場合である。図8eは図8aの入力ESD保護回路において入力

パッドの抵抗を取り除いた場合である。図8 f は図8 a の入力ESD保護回路においてVss線のゲートダイオードトランジスタと入力パッドの抵抗を取り除いた場合であり、図8 g はVss線のゲートダイオードトランジスタと入力パッドの抵抗を取り除いた場合である。図8 h は前記図8 a の入力ESD保護回路でPMOSフィールドトランジスタとNMOSフィールドトランジスタのみ使用する場合である。

【0017】図9a乃至図9hは本発明の第4実施例によるそれぞれのESD保護回路図である。図9aはPMOSフィールドトランジスタとNMOSトランジスタから構成され、入力パッドから抵抗を経てVss線にゲートダイオードトランジスタを接続し、Vcc線にもゲートダイオードトランジスタを接続する入力ESD保護回路を示す図であり、PMOSフィールドトランジスタの周囲にp*ガードリングを形成し、p*ガードリングをNMOSフィールドトランジスタのp*ピックアップと括ってメタルストラップする。

【〇〇18】ここで、トリプルウェル構造の場合にはNMOSフィールドトランジスとしてRMOSフィールドトランジスタを使用することができる。そして、前記メタルストラッピングは多結晶シリコンまたはポリサイドをバッファとして形成した上で実施するか、或いは前記メタルストラッピングを前記多結晶シリコンまたはポリサイドを用いて実施することができる。

【0019】図9bは図9aの入力ESD保護回路にお いてVss線に接続されているゲートダイオードトラン ジスタを取り除いた場合であり、図9cはVcc線に接 続されているゲートダイオードトランジスタを取り除い た場合である。図9dは図9aの入力ESD保護回路に おいてVss線のゲートダイオードトランジスタとVc c線のゲートダイオードトランジスタを取り除いた場合 である。図9eは図9aの入力ESD保護回路において 入力パッドの抵抗を取り除いた場合である。

図9 f は図 9 aの入力ESD保護回路においてVssのゲートダイ オードトランジスタと入力パッドの抵抗を取り除いた場 合であり、図9gはVcc線のゲートダイオードトラン ジスタと入力パッドの抵抗を取り除いた場合である。図 9hは図9aの入力ESD保護回路においてPMOSフ ィールドトランジスタとNMOSフィールドトランジス タのみ使用する場合である。

【0020】次に、前述した本発明の実施例を図10乃至図21に示す素子の断面図を参照して説明する。図10及び図11によれば、p型半導体基板10にpウェル11及びnウェル21を形成する。pウェル11に第1のゲート電極12、第1のソース13、第1のドレーン14及びp*ピックアップ15を形成してNMOSトランジスタを構成する。nウェル21に第2のゲート電極22、第2のソース23、第2のドレーン24、及びn*ピックアップ25を形成してPMOSトランジスタを

構成する。pウェル11の周辺に沿ってnウェルガードリング16を形成する。第1のドレーン14及び第2のソース23は入出力パッド(I/O PAD)に連結される。第1のソース13及びp+ピックアップ15は接地電圧Vssに連結される。接地電圧がポジティブのモードで、PMOSトランジスタ側にPNPNパスが形成されるようにnウェルガードリング16とn+ピックアップ25をメタルストラップし、ストラップされたnウェルガードリング16及びn+ピックアップ25をともに第2のドレーン24のそれぞれは電源電圧Vccに連結される。

【0021】ここで、NMOSトランジスタはプルダウンNMOSトランジスタで、PMOSトランジスタはプルアップPMOSトランジスタであるか、或いはNMOSトランジスタはNMOSフィールドトランジスタで、PMOSトランジスタはPMOSフィールドトランジスタである。

【0022】 nウェルガードリング16はメタルストラッピングをするためのn*拡散層17が形成される。また、nウェルガードリング16はnウェル21形成工程時に同時に形成するか、或いはnウェル21形成工程と別途の工程でn*型不純物を注入して形成する。nウェルガードリング16はpウェル11とnウェル21が連結されるように形成してもよく、nウェル21と分離されるように形成してもよい。

【0023】図12及び図13によれば、p型半導体基 板30にrウェル39、第1のnウェル31及び第2の nウェル41を形成する。第1のnウェル31に形成さ れるrウェル39に第1のゲート電極32、第1のソー ス33、第1のドレーン34及びp*ピックアップ35 を形成してNMOSトランジスタを構成する。第2の n ウェル41に第2のゲート電極42、第2のソース4 3、第2のドレーン44及びn*ピックアップ45を形 成してPMOSトランジスタを構成する。ァウェル39 の周辺に沿ってnウェルガードリング36を形成する。 第1のドレーン34及び第2のソース43は入出力パッ ドに連結される。第1のソース33及びp⁺ピックアッ プ35は接地電圧に連結される。接地電圧がポジティブ のモードで、前記PMOSトランジスタ側にPNPNパ スが形成されるようにnウェルガードリング36とn⁺ ピックアップ45をメタルストラップし、ストラップさ れた n ウェルガードリング36及び n+ピックアップ 4 うとともに第2のドレーン44のそれぞれは電源電圧に

【0024】ここで、NMOSトランジスタはプルダウンNMOSトランジスタで、PMOSトランジスタはプルアップPMOSトランジスタであるか、或いはNMOSトランジスタはNMOSフィールドトランジスタで、前記PMOSトランジスタはPMOSフィールドトランジスタである。

【0025】 nウェルガードリング36はメタルストラッピングをするためのn+拡散層37が形成される。nウェルガードリング36及び第1のnウェル31は第2のnウェル41形成工程の時同時に形成される。nウェルガードリング36は第2のnウェル41形成工程と別途の工程でn+型不純物を注入して形成することができる。nウェルガードリング36は第1のnウェル/rウェル31及び39と第2nウェル41が連結されるように形成されるか、或いは第2のnウェル41と分離されるように形成される。

【0026】図14及び図15によれば、p型半導体基 板50にpウェル51及びnウェル61を形成する。p ウェル51に第1のゲート電極52、第1のソース5 3、第1のドレーン54及びp⁺ピックアップううを形 成してNMOSトランジスタを構成する。 n ウェル61 に第2のゲート電極62、第2のソース63、第2のド レーン64及びn+ピックアップ65を形成してPMO Sトランジスタを構成する。 nウェル61の周辺に沿っ てp+ガードリング66を形成する。第1のドレーン5 4及び第2のソース63は入出力パッドに連結される。 第2のドレーン64及びn+ピックアップ65は電源電 圧に連結される。接地電圧がポジティブのモードで、P MOSトランジスタ側にPNPNパスが形成されるよう にp+ガードリング66とp+ピックアップ55をメタル ストラップし、ストラップされたp⁺ガードリング66 及びp⁺ピックアップ55とともに第1のソース53が 接地電圧に連結される。

【0027】ここで、NMOSトランジスタはプルダウンNMOSトランジスタで、PMOSトランジスタはプルアップPMOSトランジスタであるか、或いはNMOSトランジスタはNMOSフィールドトランジスタで、PMOSトランジスタはPMOSフィールドトランジスタである。

【0028】 p^+ ガードリング66はpウェル51とnウェル61が連結されるように形成されるか、或いはpウェル51と分離されるように形成される。

【0029】図16乃至図19によれば、p型半導体基板70にrウェル79、第1のnウェル71及び第2のnウェル81を形成する。第1のnウェル71に形成されるrウェル79に第1のゲート電極72、第1のソース73、第1のドレーン74、及びp*ピックアップ75を形成してNMOSトランジスタを構成する。第2のnウェル81に第2のゲート電極82、第2のソース83、第2のドレーン84及びn*ピックアップ85を形成してPMOSトランジスタを構成する。第2のnウェル81の周辺に沿ってp*ガードリング86を形成する。第1のドレーン74及び第2のソース83は入出カパッドに連結される。第2のドレーン84及びn*ピックアップ85は電源電圧に連結される。接地電圧がポジティブのモードで、前記PMOSトランジスタ側にPN

PNパスが形成されるようにp⁺ガードリング86とp⁺ ピックアップ75をメタルストラップし、ストラップさ れたp⁺ガードリング86及びp⁺ピックアップ75とと もに第1のソース73は接地電圧に連結される。

【0030】ここで、NMOSトランジスタはプルダウンNMOSトランジスタで、PMOSトランジスタはプルアップPMOSトランジスタであるか、或いはNMOSトランジスタはNMOSフィールドトランジスタで、PMOSトランジスタはPMOSフィールドトランジズタである。

【0031】p⁺ガードリング86は第1のnウェル/ rウェル71及び79と第2のnウェル81が連結され、p型基板70と連結されるように形成されるか、或いは第1のnウェル71及びrウェル79と分離され、p型基板70と連結されるように形成されるか、或いはrウェル79と第2のnウェル81が連結され、第1のnウェル71によってp型基板70と分離されるように形成されるか、或いはrウェル79と分離されるように形成される。

【0032】図20及び図21によれば、p型半導体基 板90にrウェル99、第1のnウェル91及び第2の nウェル101を形成する。第1のnウェル91に形成 される rウェル99に第1のゲート電極92、第1のソ -ス93、第1のドレーン94及びp⁺ピックアップ9 5を形成してNMOSトランジスタを構成する。第2の nウェル101に第2のゲート電極102、第2のソー ス103、第2のドレーン104及びn+ピックアップ 105を形成してPMOSトランジスタを構成する。p *ガードリング106は第2のnウェル101の周辺に 沿って形成し、第1のnウェル91によってp型基板9 0と分離される。第1のドレーン94及び第2のソース 103は入出力パッドに連結される。第1のソース93 は接地電圧に連結される。接地電圧がポジティブモード のモードで、PMOSトランジスタ側にPNPNパスが 形成されるように p * ガードリング 106と p * ピックア ップ95をメタルストラップし、ストラップされたpt ガードリング106及びp゚ピックアップ95とともに 第2のドレーン104及びn*ピックアップ105のそ れぞれは電源電圧に連結される。

【0033】ここで、NMOSトランジスタはプルダウンNMOSトランジスタで、PMOSトランジスタはプルアップPMOSトランジスタであるか、或いはNMOSトランジスタはNMOSフィールドトランジスタで、PMOSトランジスタはPMOSフィールドトランジスタである。

【0034】p*ガードリング106はrウェル99と第2のnウェル101が連結されるように形成されるか、或いはrウェル99と分離されるように形成される。

[0035]

【発明の効果】以上説明したように、本発明によるESD素子を備える半導体装置は、СМОS構造のデータ出力ドライバの半導体集積回路のESD保護回路において、NMOSトランジスタの周囲に n ウェルガードリングを配置し、これをPMOSトランジスタの n ウェルと括って、Vssがボジティブのモードで、PMOSトランジスタ側にPNPNパスを形成して既存のVccとVssとの間のダイオードを代置することによりレイアウト面積を減少させ、それによる半導体素子の特性及び信頼性を向上させるという利点がある。

【図面の簡単な説明】

- 【図1】従来の技術によるESD保護回路図である。
- 【図2】従来の技術によるESD保護回路図である。
- 【図3】本発明の第1実施例によるESD保護回路図である。
- 【図4】本発明の第2実施例によるESD保護回路図で ある
- 【図5】本発明によるESD保護回路のレイアウト図である。
- 【図6】本発明によるESD保護回路のレイアウト図である。
- 【図7】本発明によるESD保護回路のレイアウト図である.
- 【図8】図(a)乃至図(h)は本発明の第3実施例によるそれぞれのESD保護回路図である。
- 【図9】図(a)乃至図(h)は本発明の第4実施例によるそれぞれのESD保護回路図である。
- 【図10】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図11】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図12】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図13】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図14】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図15】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図16】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図17】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図であ。
- 【図18】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図19】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。
- 【図20】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。

(9) 開2000-40751 (P2000-407JL


【図21】本発明の実施例によるESD保護回路素子を 説明するための素子の断面図である。

【符号の説明】


- 1 ゲート電極
- 2 累子分離領域
- 3 ロウェル
- 4 メタルコンタクト
- 5 メタル
- 6 πウェルガードリング
- A NMOSトランジスタ
- B PMOSトランジスタ
- 10、30、50、70、90 p型半導体基板
- 11、51 pウェル
- 31、71、91 第1のnウェル
- 12、32、52、72、92 第1のゲート
- 13、33、53、73、93 第1のソース

- 14、34、54、74、94 第1のドレーン
- 15、35、55、75、95 p+ピックアップ
- 16、36 nウェルガードリング
- 17、37 n+拡散層
- 16、36 nウェルガードリング
- 17、37 n+拡散層
- 39、79、99 rヴェル
- 21、61 nウェル
- 41、81、101 第2のnウェル
- 22、42、62、82、102 第2のゲート
- 23、43、63、83、103 第2のソース
- 24、44、64、84、104 第2のドレーン
- 25、45、65、85、105 n+ピックアップ
- 66、86、106 p+ガードリング


(図1)




[図2]




【図3】




(図4)




【図5】




【図6】







[図9]




【図10】




【図11】




【図12】




[図13]




【図14】




【図15】




[図16]




【図17】




[図18]



【図19】



【図20】



【図21】

